Du må være registrert og logget inn for å kunne legge ut innlegg på freak.no
X
LOGG INN
... eller du kan registrere deg nå
Dette nettstedet er avhengig av annonseinntekter for å holde driften og videre utvikling igang. Vi liker ikke reklame heller, men alternativene er ikke mange. Vær snill å vurder å slå av annonseblokkering, eller å abonnere på en reklamefri utgave av nettstedet.
  3 599
Disclaimer: Dette er en oppgave på en innlevering jeg jobber med.

Først litt spesifikasjon av systemet.
To positivt trigga D-vipper er koblet sammen.
Den første D-vippen har inngang D1 og utgang Q1.
Den andre har inngang D2 og utgang Q2.
Utgangen Q1 er koblet til inngangen D2.
Vippene har samme E(enable) signal som kommer fra en klokke Clk med frekvens 10MHz. Regnet meg fram til at det er 100ns periodetid.

Begge vippene har krav til oppsett og holdetid, tsu,min=20ns og th,min=5ns. Og de har et etterslep på tpd,max =30ns.

I begynnelsen er Q1=Q2=D1= 0 (lav). D1 blir 1 (høy) 40ns før Clk blir 1, og fortsetter å være 1. Tidsskjemaet skal vise dette, og fram til Q2 har fått en ny verdi og blitt stabil.

Ut ifra denne informasjon har jeg tegnet dette skjemaet.

https://imgur.com/SNIFcwh

Hva jeg lurer på:
1. Har jeg misforstått klokkesignalet? Skal det egentlig være 50ns lav og så 50ns høy?
2. I boken sine eksempler står det at signalet trenger en setup tid (tsu) før klokkesignalet går høyt og så en holdetid (th) etterpå for å kunne registrere en endring. Betyr det at dette må skje mens Clk=0, eller kan det også skje når Clk=1 så lenge set up tiden blir >= tsu,min?
Sist endret av 10100; 31. oktober 2017 kl. 11:58. Grunn: Bildet kom ikke med
Nå skal det sies at det er fryktelig lenge siden jeg hadde dette som pensum. Men jeg vil mene at D2 ikke skulle gå høy slik som vist på tegning - fordi vippene er "positivt trigget" - dvs eventuell endring på utgangene kommer som følge av at klokkepulsen går fra lav til høy.
High Magus
10100's Avatar
Trådstarter
Hvorfor er det bare når klokkesignalet går fra lav til høy? Når jeg ser på f.eks. denne https://upload.wikimedia.org/wikiped..._Latch.svg.png så får jeg ikke det til å stemme. Her kommer klokkesignalet inn på E og da vil det vel være mulig å endre signalet helt fram til E (Clk) går lav igjen?
Den kretsen du viser vil jeg mene å huske ikke omtales som "positivt trigga D-vippe", på engelsk heter de "gated latch" eller "data latch" hvor man da har en enable-inngang. Men som sagt, dette er lenge siden jeg holdt på med, og de norske begrepene er stort sett gått i glemmeboken.

[edit]
Her er en grei forumtråd som kan kaste lys over ulike vippekretser:
https://electronics.stackexchange.co...-and-flip-flop
Sist endret av Xgeir; 31. oktober 2017 kl. 22:53. Grunn: Automatisk sammenslåing med etterfølgende innlegg.